記事 ID: 000074443 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/04/09

メールボックス クライアント インテル® Stratix® 10 FPGA IP のコマンド fifo、応答 fifo、および緊急 fifo の最大 FIFO 深度はいくつですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Altera® S10 Mailbox Client コア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Prime Pro Edition ソフトウェアインテル® Quartus®リリース・バージョン v19.1 より前は、範囲は 1 から 2048 でした。


    インテル® Quartus® Prime Pro Edition ソフトウェア・リリース・バージョン v19.1 以降では、範囲は 1 から 1024 です。

    解決方法

    デザインを Prime Pro Edition ソフトウェア・リリースバージョン v19.1 に移行する場合インテル® Quartus®ユーザーは FIFO の深さを 1 から 1024 の範囲で手動で調整する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。