詳細
Quartus® II ソフトウェア・バージョン 10.0 ~ 10.1 SP1 の問題により、ALTLVDS_TXメガファンクションで生成されるtx_outclock信号は、スチュルファクター 3 を使用しても切り替わりません。その代わり、tx_outclock信号は 0 に固定されます。これらのバージョンで生成された SERDES ブロックは、tx_outclock信号を誤って作成します。ALTLVDS_TXメガファンクションでtx_outclockポートを無効にする必要があります。
この問題を回避するには、チャネル幅 1 とデシリアライゼーション・ファクター 3 の 2 つ目のALTLVDS_TXメガファンクションを作成して出力クロックを生成します。データ入力ポートを 1 および 0 にハード配線して、出力クロックを作成できます。tx_inclockおよびオプションのリセット信号を、デザインの既存のALTLVDS_TXメガファンクションに使用されているのと同じ信号に接続します。Quartus® II ソフトウェアは、同じtx_inclockおよびリセット信号を使用した場合、ALTLVDS_TXメガファンクションごとに同じ PLL を共有できます。両方のメガファンクションで レシーバーとトランスミッターに共有 PLLを使用 する をオンにする必要があります。通常、3 のスコードファクターを使用する場合、tx_in[0] と tx_in[2] を 1 に設定し、tx_in[1] を 0 に設定する必要があります。
この問題は、Quartus® II ソフトウェア・バージョン 11.0 から修正されています。