記事 ID: 000074421 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/05/26

インテル® Arria® 10 SoC 開発キットで .jic ファイルを使用して EPCQ-L コンフィグレーション・デバイスをプログラムできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® スタンドアロン・プログラマー 10.23 (レガシー Max+Plus® II ソフトウェア用)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    リビジョン B インテル® Arria® 10 SoC 開発キット上で .jic ファイルを使用して EPCQ-L コンフィグレーション・デバイスをプログラミングする際、インテル® Quartus® Prime ソフトウェア・プログラマーに次のエラーメッセージが表示される場合があります。

    エラー (209012): 操作に失敗しました。CONF_DONEが高くなることができなかった

    デベロップメント・キットの JTAG チェーンは、インテル Arria 10 FPGA、HPS、MAX® V デバイス (I/O MUX CPLD) で構成されています。これに加えて、オンボードの TCK 周波数インテル® FPGA Download Cable IIデフォルトは 24MHz です。

    MAX V デバイスの最小 JTAG TCK 期間は 100ns であるため、JTAG チェーンの低速デバイスであり、コンフィグレーション失敗の原因となります。

     

    解決方法

    jic ファイルで インテル Arria 10 SoC 開発キット上の EPCQ-L デバイスを正しくプログラムするには、次の 2 つの手順のいずれかに従ってください。

    • デフォルトのボード設定を使用してプログラミングを行いながら、「jtagconfig --setparam JtagClock 6M」コマンドにより、JTAG クロックを 6MHz に削減します (インテル Arria 10 および JTAG チェーン内の MAX V デバイス)。
    • DIP SW3 の 3 ビット目をオフ位置に設定して、MAX V CPLD をチェーンから取り外します。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    MAX® V CPLD

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。