記事 ID: 000074415 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Altera LVDS IP のクロック位相アライメント (FPGA) ブロックは、Stratix 10 デバイスのすべての SERDES ファクターでサポートされていますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    LVDS SERDES インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Stratix® 10 デバイスのAltera® LVDS IP のクロック位相アライメント (FPGA) ブロックは®インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 17.1 以降のすべての SERDES ファクターに対応しています。

  • 外部 PLL を使用 オプションはオフになっています。
  • IP コア機能モードは TX、RX 非 DPA、または RX DPA-FIFO です。
  • tx_outclock位相シフトは 180° の多重位相シフトです。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。