記事 ID: 000074395 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

コアデザインに nPERST を接続する必要がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Stratix® V および Arria® V デバイスから、デバイスに依存する PCIe® コアが存在する各クアッドラントに 1 個の nPERST デュアル目的ピンが追加されました。 このピンは、PCIe スロットのリセットPERST_Nをデバイスに取り込み、コアpin_perstポートに接続するために使用されます。

    Quartus® II ソフトウェア・リリース 12.0 以前は、ピン nPERST から pin_perstへの接続は強制されていませんでした。 インテル® Quartus® II ソフトウェア・リリース 12.0 以降にデザインを移行すると、インテル® Quartus® は、この接続が確立されていない場合にエラーを発行します。

    デザインに nPERST を使用し、適切な PCIe HIP のpin_perstポートに接続することを推奨します。

    解決方法

    インテル® Quartus® II ソフトウェアの初期バージョンを使用しているために、nPERST をpin_perstに接続しなかった場合、ボードが完了し、インテル® Quartus® 12.0 以降に移行しているため、この問題を追加することはできません。

    1. PCIe* HIP インスタンスのトップレベル・ファイルを開く
    • Avalon-ST: altpcie_sv_hip_ast_hwtcl
    • Avalon-MM: altpice_sv_hip_avmm_hwtcl
    • ソフト・リセット・コントローラーを使用する必要があります
      • hip_hard_reset_hwtclを検索し、PCIe HIP インスタンスのトップレベル・ファイルで \'0\' (ゼロ) にその値を設定します。
    • バリアント・インスタンスへのpin_perst入力を無効にする
      • PCIe HIP インスタンスのトップレベル・ファイルで 1\b1 にハードワイヤー・pin_perst
    • user_resetでドライブの
      • ソフト・リセット・コントローラーで必要
      • コアとアプリケーション・ロジックのリセットに使用
    • Quartus® II プロジェクトが.qsysファイルではなく.qipファイルを指していることを確認します。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。