記事 ID: 000074394 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

Qsys PCIe* 4G アドレス変換ページのセットアップ方法

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 4GB ページを 1 つ使用 (A2P 変換テーブルを修正) した場合、
    1. 32 ビットアドレスの場合、フル 32 ビット Avalon-MM アドレスは実際の PCIe ホストアドレスです。32 ビット以下のアドレス変換テーブルの値をデフォルト値の 0 のままにしてください。
    2. 64 ビット・アドレス指定の場合、完全な 32 ビット・Avalon-MM アドレスは下位の 32 ビット PCIe アドレスで、上の 32 ビット PCIe ホストアドレスは GUI でユーザーが設定します。
    ユーザーは、変換テーブルのエントリーの上位 32 ビット・アドレスに 0 以外の値を入力することにより、64 ビットのアドレス指定を設定します。0 の値は 32 ビットのアドレス指定を推論します。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。