記事 ID: 000074389 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

STRATIX IV GX デバイスで PCI Express ハード IP ブロックを有効にすると、トランシーバー・ブロック内のほかのすべてのトランシーバー・チャネルを使用できますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ。PCI Express ハード IP ブロックが有効になっている場合、利用可能なその他のトランスサーチャネルの数は、PCI Express コンパイラー・ウィザードで選択したオプションによって異なります。ただし、Quartus® II ソフトウェア・バージョン 8.1 以前では、PCI Express ハード IP ブロックが有効になっている場合に利用可能なチャネル数が誤って制限されています。利用可能なトランシーバー・チャネルの正しい情報については、Stratix® IV デバイス・ハンドブック第 2 巻の「複数のプロトコルとデータレートの構成(PDF)」の表 3-7 を参照してください。

    この問題は、Quartus® II ソフトウェアの次のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。