記事 ID: 000074377 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/11/01

FFT IP コアで有効なデータおよびツイドル係数の幅は?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • FFT インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    FFT IP コアでは、データパス幅とツイドル・ファクター幅のさまざまな組み合わせが可能です。FFT コアのコード生成スクリプトには、生成を進める前にデータパス幅とツイドルファクター幅を比較するいくつかの組み合わせがあります。スクリプトで考慮されなかった組み合わせが 1 つあります。データ・パス幅が 19 未満で、ツイドル係数幅が 18 より大きい場合、ハードウェアは生成されません。

    解決方法

    データパスの幅またはツイドル係数の幅を変更して、問題のある範囲内に収まらないようにします (つまり、データパス幅が 19 未満、ツイドル係数幅が 18 より大きい)。今後の FFT 要件に合わせて、DSP Builder の使用を推奨します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。