記事 ID: 000074372 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/05/30

汎用シリアル・フラッシュ・インターフェイス (GSFI) インテル® FPGA IP特定のバイトをフラッシュに書き込まないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime ソフトウェア・バージョン 19.1 以前の制限により、GSFI IP が 64 ビット・Avalon・マスターおよびバースト・データ・トランスファーに接続されている場合は、サポートされていないパターン / ケースにより、特定のバイトがフラッシュに書き込めることができません。

以下は、サポートされていない GSFI IP のパターン / ケースです。

  • 4'b0110
  • 4'b0111
  • 4'b1110
解決方法

この問題を回避するには、32 ビット幅のデータを送信するか、サポートされていないバイトイネーブルパターン / ケースの使用を回避します。 

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 20.1 以降で修正されています。

関連製品

本記事の適用対象: 8 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 FPGA
Stratix® V FPGA
Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® IV FPGA
Stratix® IV FPGA
Arria® II FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。