記事 ID: 000074353 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® Prime 開発ソフトウェアで生成されたCyclone V LVDS IBIS モデルのプリエンファシス設定に既知の問題がありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Quartus® Prime 開発ソフトウェアのバージョン 16.0 以前では、Cyclone® V IBIS モデルの世代に問題があるため、LVDS プリエンファシス設定でモデルの動作が入れ替わっています。

    プリエンファシス対応 - _p1: シミュレーション結果はプリエンファシス無効を示します。

    プリエンファシス DISABLED- _p0の場合: シミュレーション結果はプリエンファシスが有効になっていることを示しています。

    解決方法

    この問題を回避するには、影響のあるバージョンのインテル® Quartus® Prime 開発ソフトウェアで IBIS モデルを生成する際に、プリエンファシス設定を手動で変更してください。

    この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 16.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。