記事 ID: 000074350 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/12/14

すべての® インテル Agilexデバイスでリセット・リリース・インテル® FPGA IPを使用している場合、nINIT_DONE信号が常に HIGH 状態で止まっているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • ユーザーリセットおよびクロック・ゲーティング・インテル® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 以前のリセット・リリース・インテル® FPGA IPの問題により、 すべての ® インテル Agilexデバイスを使用すると、nINIT_DONE信号は常に HIGH 状態で停止します。

    解決方法

    この問題を解決するには、バージョン 20.4 以降のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでデザインを再コンパイルします。

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.4 では、ソフトウェア・バージョン 20.3 以降から生成された SOF をすべてのインテル Agilex・FPGAs®にプログラムできます。ただし、バージョン 20.3 以降から生成された SOF をコマンドラインでプログラムしようとすると、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションに重大な警告メッセージが表示されます。以下の重要な警告メッセージは、インテル® Quartus® Prime ソフトウェア・プログラマーを使用している場合には報告されません。

    重要な警告: 提供される SOF は、ソフトウェア・バージョン 20.3 以降インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション使用して生成されます。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションソフトウェアのバージョン 20.4 以降でデザインを再コンパイルしてください。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションソフトウェア・バージョン 20.4 以降で生成された SOF を使用すると、リセット・リリース・インテル® FPGA IPの出力が異常な動作をします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。