記事 ID: 000074339 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/05/15

ModelSim* によるシミュレーションで、複数の MPFE ポートを搭載した DDR3 HMC が使用されているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

2 つ以上の MPFE ポートが有効になっている DDR3 ハード・メモリー・コントローラー (HMC) デザインでは、ModelSim®* 10.1b 以前でシミュレーションを行うと、Avalon バスでロックアップ状態が発生する場合があります。これは、各 MPFE ポートのavl_ready信号が低くデアサートされ、常に低く保たれ、シミュレーションがハングするからです。

 

 

解決方法

この問題は、インテル® Quartus® Prime Edition ソフトウェアのバージョン 13.0 で修正されました。

関連製品

本記事の適用対象: 11 製品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。