記事 ID: 000074311 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

ALTGX インテル® FPGA IPの「外部レシーバー終了を使用」オプションに関して、既知の問題はありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい、Quartus® II ソフトウェア・バージョン 10.1 以前のバージョンの ALTGX インテル® FPGA IPでは、デフォルトで「外部レシーバー終了を使用」オプションがオフになりますが、このオプションをオンにすると、内部終了は引き続き有効になります。 コンパイルレポート - フィッター - リソースセクション - 入力ピンレポートを参照して、これを確認できます。 このレポートには、入力終了値が表示されます。

解決方法

外部ターミネーションを使用する場合、以下の手順に従って、アサインメント・エディターを使用してレシーバー・ピンにアサインメントを追加する必要があります。

  1. [To] 列 、外部ターミネーションを使用するノードファインダーを使用して各レシーバーを追加 します。
  2. [割り当て名] 列で、[入力終了] を選択します。
  3. [値] 列で [オフ] を選択します
  4. デザインをコンパイルします。

これにより、選択したレシーバーチャネルの入力終了が無効になります。

関連製品

本記事の適用対象: 4 製品

Arria® II GX FPGA
Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。