記事 ID: 000074281 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/09/25

ALTPLL で MIF/HEX ファイルを使用してリコンフィグレーションを行うインテル® FPGA IP、正しくない出力クロック周波数が生じるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • IOPLL リコンフィグレーション・インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    512 を超える C カウンターで出力クロック周波数を生成する場合、事後カウンター・カスケード接続が実装されます。ALTPLL インテル® FPGA IPから C カウンターが 512 を超える MIF/HEX を生成する場合、カスケード接続された C カウンターはサポートされません。リコンフィグレーション後、出力クロック周波数が正しくない場合があります。

    解決方法

    ALTPLL インテル® FPGA IPで 出力クロック・パラメーターを入力を有効にし、出力クロック・パラメーターを手動で調整します。図 1 に示すように、C カウンターが 512 の値を超えないようにし、内部設定が MIF/HEX ファイルを生成する前にスケール後のカウンター・カスケードが挿入されていないことを確認します。

    図 1。

     

    代替として、グローバル・クロック (GCLK) ネットワークを介した通常モードまたは直接モードの PLL のカスケード接続を使用して、望ましい出力クロック周波数を実現できます。

    関連製品

    本記事の適用対象: 11 製品

    Cyclone® IV FPGA
    インテル® Arria® FPGA
    Stratix® IV FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    Cyclone® II FPGA
    インテル® Cyclone® 10 LP FPGA
    インテル® Cyclone® FPGA
    Stratix® II FPGA
    Cyclone® III FPGA
    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。