記事 ID: 000074279 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル MAX 10 FPGA 10M50 評価キットのインテル® MAX® 10 FPGAピン番号 K22 および K21 が LVDS IO 規格に対応していないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    MAX 10 FPGA 10M50 評価キットに既知の問題があるため、インテル® MAX® 10 FPGAピン番号 K22 および K21 が差動クロック入力として使用できると誤って記載されています。

    ただし、これらのピンは差動クロック入力として使用することはできません。

     

    解決方法

    この情報は、MAX 10 FPGA 10M50 評価キット・ユーザーガイドの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。