記事 ID: 000074274 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/04/29

JAM/JBC ファイルを使用する際、パラレル・フラッシュ・ローダー FPGA IP またはパラレル・フラッシュ・ローダー II FPGA IP を介してフラッシュをプログラムした後、リコンフィグレーションのトリガーに失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    パラレル・フラッシュ・ローダー・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェアのバージョン 20.1 以前で生成された JAM™ / JBC ファイルの問題により、パッシブ・シリアル (PS)、ファースト・パッシブ・パラレル (FPP)、または AVST コンフィグレーション・スキームがパラレル・フラッシュ・ローダー FPGA IP (PFL) またはパラレル・フラッシュ・ローダー II FPGA IP (PFL II) で実現されている場合、JAM/JBC ファイルを使用してフラッシュをプログラミングした後、リコンフィグレーションのトリガーに失敗します。

解決方法

PFL IP または PFL II IP を介してリコンフィグレーションをトリガーしたり、コンフィグレーション・ターゲット FPGA の nconfig ピンを切り替えたりする前に、Quartus® Prime プログラマーで「自動検出」の操作を実行する必要があります。Quartus® Prime プログラマーにアクセスできない場合は、インテル プレミア サポート にお問い合わせください。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。