記事 ID: 000074273 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

LVDS SERDES インテル® FPGA IP SDC の「TCCS レポート」が無効な TCCS 値を報告するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 18.1 以降の問題により、インテル® Stratix® 10 および インテル® Agilex™ デバイスで LVDS SERDES インテル® FPGA IPを使用した場合、タイミング・アナライザーの「TCCS レポート」に無効な値が 150ps と報告されることがあります。

両デバイスファミリーの正しい値は 330ps です。

解決方法

適切な TCCS 情報については、各デバイスファミリーのデータシートを確認してください。

この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。