記事 ID: 000074250 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/07/31

IOPLL インテル® FPGA IP の出力クロックで、インテル Arria 10 GX および インテル Cyclone® 10 GX のシミュレーションで、リファレンスクロックに対して位相シフトが正しくないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    IOPLL インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime ソフトウェアで生成されたシミュレーション・モデルの問題により、IOPLL インテル FPGA IPの出力クロックに、インテル Arria® 10 GX および インテル® Cyclone® 10GX のシミュレーションで、リファレンス・クロックに対して誤った位相シフトが生じる可能性があります。

IOPLL インテル FPGA IP ハードウェアの出力クロックは、IP パラメーター・エディターの位相シフト設定に従って正しい位相シフトをしています。

解決方法

インテル® Arria® 10 GX および インテル® Cyclone® 10 GX で IOPLL インテル FPGA IPの出力クロックの位相シフトをチェックする際に、ハードウェア検証を実行します。

関連製品

本記事の適用対象: 2 製品

インテル® Cyclone® 10 FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。