記事 ID: 000074233 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/15

インテル® Stratix® 10 GX、MX、TX、SX デバイスファミリーのピン接続ガイドラインのトランシーバー・ピンの下に、nPERST ピンとOSC_CLK_1ピンが記載されていないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ドキュメントの問題により、インテル® Stratix® 10 GX、MX、TX、SX デバイスファミリーのピン接続ガイドラインには、トランシーバー・セクションの下に nPERST[L、R][0:2] ピンとOSC_CLK_1ピンが含まれていません。

解決方法

デザインでトランシーバーを使用している場合は、接続ガイドラインの「コンフィグレーション / JTAG 専用ピン (OSC_CLK_1)、およびオプション / デュアルパーパー目的コンフィグレーション・ピン (nPERST[L,R][0:2]) に記載されているとおり、これらのピンのガイドラインを満たしていることを確認してください。この問題は、インテル® Stratix® 10 GX、MX、TX、SX デバイスファミリーのピン接続ガイドラインのバージョン 2018.08.16 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。