バージョン 20.3 以前インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、メールボックス・クライアント・インテル® FPGA IPまたはシリアル・フラッシュ・メールボックス・クライアントが 10 個のデバイスを インテル® Stratix®使用する際にQSPI_SET_CS・コマンドを使用した場合、アクティブ・シリアル・コンフィグレーション・クロック (インテル® FPGA IP AS_CLK) の動作周波数が予期せず 25MHz に変更されました。
AS_CLK周波数は、[デバイスとピンオプション] ダイアログボックスの[構成] カテゴリーのアクティブシリアルクロックソースメニューで指定できます。 この設定は、アクティブ・シリアル・コンフィグレーションだけでなく、これらの IP 操作にもAS_CLK周波数に適用する必要がありますが、QSPI_SET_CSコマンドを使用すると、AS_CLK周波数が正しく 25MHz に変更されません。 freq AS_CLKをアクティブ・シリアル・クロック・ソース・メニューで指定された周波数に戻す方法はありません。
この問題を回避するには、QSPI_SET_CS コマンドを使用しないでください。
「Mailbox Client インテル® FPGA IP ユーザーガイド」および「Serial Flash Mailbox Client インテル® FPGA IP ユーザーガイド」では、クアッド SPI 操作の 1 つ前に QSPI_SET_CS コマンドを使用するように指示されていますが、フラッシュデバイスが インテル Stratix 10 デバイスに接続されているだけで、フラッシュデバイスのチップセレクトがインテル Stratix 10 デバイスの nCS[0] に接続されている場合は不要です。
複数のフラッシュデバイスが接続されている場合、これらのフラッシュデバイスのいずれかを選択するためにQSPI_SET_CSコマンドが必要な場合は回避策はありません。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 以降で修正されています。