記事 ID: 000074193 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/02/25

Qsys では、インテル® Arria® 10 のトリプル・スピード・イーサネット (TSE) クロック名がユーザーガイドに記載されていないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    TSE ユーザーガイドでは、インテル® Arria® 10 以前にリリースされたデバイスの IP カタログ・フローで使用されているクロック名について説明します。

     

     

    解決方法

    以下の Qsys クロック名は、文書化されたクロック名と等価です。

    control_port_clock_connection = clk
    receive_clock_connection = ff_rx_clk
    transmit_clock_connection = ff_tx_clk
    pcs_ref_clk_clock_connection = ref_clk
    tx_serial_clk = 外部 TXPLL に付属
    rx_cdr_refclk = ref_clk

    インテル® Arria® 10 では、TX PLL は TSE IP の外部にあり、ユーザー RTL で手動で生成および接続する必要があります。インテル® Arria®10 トランシーバー ATX PLL を、出力クロック周波数 1250.0MHz で構成する必要があります。

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。