記事 ID: 000074188 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Stratix V デバイスの RLDRAM II-UniPHY ベースのコントローラーに「reserved_mem_reserved_pins_for_dk_group」ピンがあるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Nios IIベースのシーケンサーを使用して RLDRAM II コントローラーを生成すると、MegaWizard™ は 2 ビット幅の信号でトップレベルの IP モジュールを生成します reserved_mem_reserved_pins_for_dk_group

    この信号は機能上の目的を果たしませんが、dk ピンを DQ グループに割り当てるために必要です。キャリブレーションに必要なハードウェアにアクセスするには、Nios IIベースのシーケンサーのインスタンス化において、dk ピンが DQ グループ内に存在している必要があります。

    次の製品を提供する必要があります。 reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.

    解決方法 reserved_mem_reserved_pins_for_dk_groupこの信号は、Quartus® II ソフトウェア・バージョン 11.1 以降で削除されます。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。