記事 ID: 000074184 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR2 UniPHY コントローラー・インターフェイスの読み取り / 書き込みコマンドの効率が 50% に過ぎないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR2 UniPHY コアと ALTMEMPHY コアで使用されるハイパフォーマンス・コントローラー II (HPCII) は、他のすべてのコントローラー・クロック・サイクルでリード / ライト・コマンドをバックバックします ( afi_clk )

    ハーフレート・コントローラーでバースト長を 4 に設定した場合、コントローラーはバスの最大効率の 50% のみを使用します。これは、バースト長 4 実装におけるハーフレート・コントローラーの予期される動作です。

    解決方法

    回避策は 2 つあります。

    1. バースト長を 4 に設定する場合は、フルレート HPCII コントローラーを使用します。
    2. バースト長を 8 に設定する場合は、ハーフレート HPCII コントローラーを使用します。

    関連製品

    本記事の適用対象: 8 製品

    Stratix® IV GX FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® III FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。