記事 ID: 000074156 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/12/09

MAX® 10 FPGAデバイスで、nCONFIG High と nSTATUS High の間に長い遅延があるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MAX® 10 FPGAデバイスの nCONFIG 動作により、電源ランプ時間の完了後に nCONFIG を低く保持すると、nCONFIG ハイから nSTATUS ハイまで最大 2.5ms のパワーオンリセット (POR) 遅延が発生することがあります。

解決方法

この遅延は、電源投入時に nCONFIG がハイの場合には発生しません。同様に、デバイスがユーザーモードになった後にユーザーが手動で nCONFIG を低く引き下げて再構成を開始すると、 nCONFIG ハイから nSTATUS ハイまで最大 2.5ms のパワーオンリセット (POR) 遅延が発生することがあります。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。