HPS ブート・ファースト・モードの場合、HPS EMIF I/O の初期構成と HPS FSBL の読み込みは「フェーズ 1 コンフィグレーション」と呼ばれます。HPS によるFPGAコアと周辺部の後続の構成を「フェーズ 2 コンフィグレーション」と呼びます。
フェーズ 1 およびフェーズ 2 のコンフィグレーション・ファイルは、該当する場合インストールされたパッチを含む、同じインテル® Quartus® Prime* バージョンから生成する必要があります。それ以外の場合、HPS を搭載したインテル® Stratix® 10 デバイスの構成に失敗する可能性があります。
インテル® Stratix® 10 ハード・プロセッサー・システム技術リファレンス・マニュアルに説明が追加されました。