記事 ID: 000074151 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/03/06

インテル® Cyclone® 10 LP デバイス概要ドキュメントと比較して、インテル® Quartus® Prime ソフトウェアのデバイスピンアウトに異なるピン数が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Cyclone® インテル® Quartus® Prime 開発ソフトウェアの 10 LP デバイスを対象とすると、インテル® Cyclone® 10 LP デバイスの概要 ドキュメントにある インテル® Cyclone® 10 LP 最大リソースと比較すると、ピン数の合計に 1 つのピン差があることに気づくことでしょう。

    例えば、インテル® Quartus® Prime ソフトウェアは、10CL025YU256I7G 用に 151 個の I/O ピンをリストしていますが、他のドキュメントでは 150 I/O ピンとして記載されています。

    解決方法

    この違いは、インテル® Quartus® Prime ソフトウェアでは、DCLK はユーザーモードで使用できますが、それぞれのデバイスピンテーブルでは、DCLK は I/O としてカウントされないので、I/O としてカウントされるためです。そのため、インテル Cyclone 10 LP デバイス概要ドキュメントに記載されている内容と、インテル Quartus Prime ソフトウェアに記載されているピンの違いが 1 つ見つかります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® 10 LP FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。