記事 ID: 000074149 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2020/08/27

バージョン 20.1® および 20.2 インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション、インテル Agilex 7 FPGA デバイスのコンフィグレーションに失敗する原因

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.1 および 20.2 の問題により、以下の特性を持つ 7 つのFPGAデバイスインテル Agilex®対象のデザインはコンフィグレーションに失敗します。

  • このデザインには、ハード・プロセッサー・システム (HPS) が含まれています。
  • コンフィグレーション・クロック・ソースとして内蔵オシレーターを使用、または
  • コンフィグレーション・クロック・ソースとして外部クロック (OSC_CLK_1) を使用 (-3 スピードグレード・デバイスを使用)

 

 

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.3 以降で修正されています。

この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.1/21.2/21.3/21.4/22.1/22.2/22.3 用の最新のデバイス・マネージャー・ファームウェアを更新します。

 

デバイス・マネージャーのファームウェアの最新バージョンは、次のリンクから入手できます。

インテル Agilex® FPGA およびインテル®® Stratix®® 10 デバイス 用の最新デバイス・ファームウェアは何ですか?

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。