詳細
インテル® Quartus® Prime ソフトウェア・バージョン 20.1 プロ・エディションおよびスタンダード・エディション以前のバージョンで問題が発生したため、汎用シリアル・フラッシュ・インターフェイス・インテル FPGA IPは、以下の条件を満たしている場合に、書き込み有効化操作で nCS のデassertに失敗する可能性があります。
- 複数のメモリー操作を CSR ポートから密接に連続して指示
- リード・ステータス、フラグ・ステータス・レジスターなどの読み取りメモリー・レジスター操作は、ライト・イネーブル操作が指示された直後に指示されます。
問題が発生しても、nCS はライト・イネーブル・コマンド・コードが送信された後でも、しばらくの間 deassert と DCLK unveressarily 切り替えられません。
解決方法
この問題を回避するには、CSR ポートからの命令の間隔を次のサイクル以上追加します。
命令間の間隔サイクル数 = ボーレート分割子 * 15 (IP 入力クロックサイクル)
この問題は、Prime ソフトウェア・バージョン 20.3 インテル Quartus以降修正されています。