記事 ID: 000074135 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

トリプル・スピード・イーサネット IP コアCyclone IV VHDL カスタマー・テストベンチの実行に失敗する

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Cycloneを対象としたトリプル・スピード・イーサネット (TSE) IP コア VHDL カスタマー・テストベンチ 以下の設定の IV デバイスは実行に失敗する場合があります。

コアバリエーション: 1000BASE-X/SGMII PCS 搭載 10/100/1000Mb イーサネット MAC

内部 FIFO を使用: いいえ

ポート数: 4

トランシーバーのタイプ: GXB

トランシーバー・パワーダウン信号のエクスポート: はい

解決方法

テストベンチ・ファイルを変更するには、次の手順を実行します。

1. トップレベルの testbench ファイルを開きます。 _tb.vhd

2. generate-block 名前を検索 「FourPort_DUT_without_FIFO」。

3. 次の行を次の行に追加 generate-block します。

gxb_pwrdn_in_0 <= gxb_pwrdn_in; gxb_pwrdn_in_1 <= gxb_pwrdn_in; gxb_pwrdn_in_2 <= gxb_pwrdn_in; gxb_pwrdn_in_3 <= gxb_pwrdn_in;

この問題は今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。