記事 ID: 000074116 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RTL シミュレーションにおける ALTPLL メガファンクションの位相シフト解像度が期待値と異なるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ALTPLL メガファンクションの RTL シミュレーションを実行する場合、ALTPLL MegaWizard® プラグイン・マネージャーで PLL タイプを自動的に選択 オプションをオンにして PLL タイプを [AUTO] に設定した場合、位相シフトステップの解像度が期待値とは異なる場合があります。この場合、シミュレーション・モデルは ALTPLL のメガファンクションとは異なる VCO 周波数を選択する可能性があり、フェーズステップが正しくありません。

    この問題は、ALTPLL メガファンクションを使用したゲートレベルのシミュレーションには影響しません。

    正しい位相シフト・ステップ解像度は、計算により決定できます。ダイナミック・フェーズ・リコンフィグレーションの章のフェーズロック・ループ (ALTPLL) Megafunction ユーザーガイド (PDF)を参照してください。このユーザーガイドでは、最上級のフェーズシフト・ステップは PLL の VCO 周波数の 1/8 です。

    解決方法 この問題を回避するには、ALTPLL MegaWizard プラグイン・マネージャーの [入力 / ロック] ページの [\Advanced\' PLL パラメーター・オプションを使用して出力ファイルを作成 する] をオンにします。

    関連記事

    関連製品

    本記事の適用対象: 16 製品

    Cyclone® III FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    インテル® Cyclone® FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® FPGAs
    Stratix® IV E FPGA
    Stratix® GX FPGA
    Arria® GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。