詳細
Quartus® II ソフトウェア・バージョン 10.0 SP1 のALTLVDS_RXメガファンクションを使用して VHDL バリエーション・ファイルをコンパイルし、SERDES を LE モードに実装すると、この警告が表示される場合があります。ALTLVDS_RX MegaWizard™ プラグイン・マネージャーで選択した内容に応じて、 rx_outclock ポートは STD_LOGIC_VECTOR (0 DOWNTO 0) 単に . STD_LOGIC
この問題 は、[rx_outclockに使用するクロックリソースの種類] 設定を切り替えた場合に発生する可能性があります。
この問題を回避するには、ALTLVDS_RXバリエーションファイルを編集してください。編集する必要がある場所は 4 つあります。
- セクションの
ENTITY PORTテキストをテキストに置き換えますOUT STD_LOGIC_VECTOR (0 DOWNTO 0)OUT STD_LOGIC。 - セクションの
COMPONENT PORTテキストをテキストに置き換えますOUT STD_LOGIC_VECTOR (0 DOWNTO 0)OUT STD_LOGIC。 - 下
BEGINで、信号をマッピングするsub_wireを見rx_outclockつけ、テキストを削除します(0 DOWNTO 0)。 - 前の
ARCHITECTUREセクションCOMPONENTで、前のステップで使用したsub_wireを見つけ、テキストSTD_LOGIC_VECTOR (0 DOWNTO 0)をテキストに置き換えますSTD_LOGIC。
この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。