記事 ID: 000074078 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPで CS の高い時間を調整するオプションはありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ。 インテル® Quartus® Prime ソフトウェア・バージョン 20.1 以前では、汎用シリアル・フラッシュ・インターフェイス・インテル FPGA IPには CS の高い時間を調整するオプションがありません。
    汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPは、CS セットアップ時間と CS 保留時間のみを調整できます。

    解決方法

    インテル Quartus® Prime ソフトウェア・バージョン 20.3 以降、汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPに CS の高い時間を調整する機能が追加されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。