記事 ID: 000074076 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/04/02

ユーザー I/O ピンは、Stratix® V デバイスの初期化段階で、弱いプルアップの入力トライステートから LVDS I/O 標準への移行中に高くドライブしますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。 ユーザー I/O エレメントの仕様により、ユーザー I/O ピンは、弱いプルアップによる入力トライステートから、Stratix® V デバイスの初期化ステージの LVDS I/O 規格への移行中に高いドライブを実現します。

    解決方法

    そのため、LVDS I/O 標準として設計されたユーザー I/O ピンの状態は、初期化ステージで、弱いプルアップから VCCIO(VCCIO から駆動されるハイステート)から LVDS I/O 規格に変化します。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。