記事 ID: 000074063 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/01

インテル® Stratix® 1ST040*、1SG040*、1SX040* デバイスを使用する際、パラレル・インターフェイス インテル® Stratix® 10 FPGA IP 向け PHY Lite をバンク 3A または 3D に割り当てることができないのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • パラレル・インターフェイスの PHY Lite インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 1ST040*、1SG040*、1SX040* デバイスの制限により、インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 19.3 でパラレル・インターフェイス インテル® Stratix® 10 FPGA IP の PHY Lite をバンク 3A または 3D に割り当てると、ハードウェア障害が発生します。

    解決方法

    この問題を回避するには、パラレル・インターフェイス インテル® Stratix® 10 FPGA IP 向け PHY Lite を、インテル® Stratix® 10 1ST040*、1SG040*、1SX040* デバイスのバンク 3A または 3D に割り当てないでください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。