記事 ID: 000074061 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/17

シグナルタップ・ロジック・アナライザーで実際に接続されている信号が赤く表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 以前の問題により、シグナルタップ・ロジック・アナライザーの信号は、コンパイル時に実際には内部ノードに接続されているにもかかわらず、赤で表示されることがあります。

解決方法

シグナルタップ・ロジック・アナライザーの信号が正しく接続されているかどうかを確認するには、インシステム・デバッグ レポート>コンパイル・レポート > 合成フォルダーに移動します。実際の接続列は、コンパイル後に実際の接続を報告します。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。