記事 ID: 000074027 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー:18496 出力 <name> ピン位置 <name> (pad_<number>) が PLL クロック入力ピンに近すぎます (<name>) (ピン位置) <name> (pad_<number>)</number></name></name></number></name></name>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • Windows

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェアのバージョン 16.0 以前のバージョンで問題が発生したため、MAX® 10 E144 パッケージ・デザインを Windows OS で以下の条件でコンパイルすると、このフィッターエラーが表示される場合があります。

    1. PLL 入力クロックピンに接続された PLL 信号 (非 PLL 入力クロック信号)

    2. PLL 信号に接続されている PLL 入力クロックピンの横に割り当てられた出力ピン (非 PLL 入力クロック信号)

    解決方法

    Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 16.1 でこの問題を解決するためのパッチが利用可能です。以下の該当するリンクからパッチ 0.01cb をダウンロードしてインストールします。追加情報については readme を必ずお読みください。

     

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・バージョン16.1 patch 0.01cb for Windows (.exe)をダウンロードする

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・バージョン16.1 パッチ 0.01cb Readme (.txt) をダウンロードする

     

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・バージョン 16.1 Update 2 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。