記事 ID: 000074009 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Arria® 10 用 OpenCL ボード・サポート・パッケージのカスタマイズ中に、OpenCL コンパイラーがポートの不一致に関連する合成エラーを生成するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® FPGA SDK for OpenCL™ プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

OpenCL インポート・コンパイルの実行中に、ポートの不一致により以下のエラーが発生する場合があります

エラー (18513): 子パーティションは親パーティションで必要な出力信号を実装しません。

エラー (18624): Partition には、親パーティションで無視される出力ポートが含まれています。

 

解決方法

カーネルをインポートとしてコンパイルするには、すべてのグローバル・メモリー・ポートと、静的領域と PR 領域の間に追加されたその他のインターフェイスがkernel_system.qsys にパイプラインステージを追加する必要があります。

これは、board_spec.xml で addpipe=1 を指定する際に OpenCL コンパイラーによって自動的に実行されます。

次に例を示します。


addpipe="1" />
< / global_mem>

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。