記事 ID: 000074008 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/10/20

ALTDQ_DQS2 IP が適合しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、ALTDQ_DQS2 IP を含むデザインのインテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションで発生する可能性があります。このエラーは、read_write_data_io信号がコアロジックに戻る際に発生します。

エラー (170143): 最終試みには失敗しました

情報 (170138): 以下の信号のルーティングに失敗しました。

情報 (170139): シグナル 「|altdq_dqs2_:|input_path_gen[*].read_fifo_out[*]」

解決方法

このエラーを回避するには、コアに戻るread_write_data_io信号を削除します。このコア接続に対するフィードバックは許可されていません。

関連製品

本記事の適用対象: 3 製品

Stratix® V FPGA
Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。