記事 ID: 000074007 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

警告 (332088): クロック「dut|wys~CORE_CLK_OUT」のクロックターゲット「*|altpcie_a10_hip_pipen1b|wys|core_clk_out」とそのクロックソースの間にパスがありません。ソースクロック・レイテンシーゼロを想定。

環境

  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェアのバージョン 16.1 以前のバージョンで問題が発生したため、PCI® Express 用の Arria® 10 ハード IP を含むデザインをコンパイルすると、この警告が表示される場合があります。

    解決方法

    この警告は無視しても問題ありません。

    この警告は、PCI Express* 向け Arria 10 ハード IP の今後のリリースから削除される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。