記事 ID: 000073998 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 L タイルまたは H タイル Native-PHY で 25.78125Gbps の速度で 64B/ 66B ブロックを有効にできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

拡張 PCS の速度制限により、64B/66B エンコーダーおよびデコーダーは最大 22.72 Gbps で動作します。

 

解決方法

 

 

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Stratix® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。