記事 ID: 000073992 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/10/17

インテル® Stratix® 10 L タイルまたは H タイルデバイスで、トランシーバーのtx_pma_elecidle信号を無期限にアサートできますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • L タイル H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、インテル® Stratix® 10 L タイルまたは H タイルデバイスでは、トランシーバー tx_pma_elecidle信号を無期限にアサートすることはできません。

     

    tx_pma_elecidle信号は、アナログのリセット信号に似ています。アナログリセット信号を無期限にアサートすると、トランシーバーのパフォーマンスが低下する場合があります。この劣化については、インテル Stratix 10 L および H タイル・トランシーバー PHY ユーザーガイドの「未使用のトランシーバー・チャネル」の章で読むことができます。

    解決方法

    この情報は、インテル® Stratix® 10 L および H タイル・トランシーバー PHY ユーザーガイドの将来のバージョンに追加される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。