クリティカルな問題
詳細
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 16.1 以降では、インテル® Arria® 10 トランシーバー・ネイティブ PHY IP の問題により、10G BASE-R プリセットで生成された複数チャネルのデザインに間違ったrx_control・ポート・マッピングが含まれます。
この問題は、Qsys (現在のプラットフォーム・デザイナー) で起動されたトランシーバー・ネイティブ PHY IP でのみ発生しますが、IP カタログで起動されたトランシーバー・ネイティブ PHY IP には影響しません。
以下のような説明例:
- トランシーバー・ネイティブPHY IP rx_controlポートは、20 ビット幅のポートです。信号名はビットRX_control[19:0]
- 10GBASE-R プリセットのRX_controlポート・エンコーディング・マッピングは、最初の 8 ビットのみ使用します。これはビット[7:0]で、bit[19:8] は使用されません。
- したがって、2 個のトランシーバー・チャネルが有効の場合、ch0 のRX_controlはビット[19:0]、ch1 は bit[39:20]
- ch0 unused bit が bit[19:8] で、使用ビットがビット[7:0]
- ch1 unused bit は bit[39:28] で、中古ビットは bit[27:20]
- Qsys トランシーバー・ネイティブPHY IP ch1 は、ビット [27:20] ではなく、rx_control間違ってビット [135:128] に接続します。
- rx_controlの正しいアドレスオフセットは、128 ではなく 20 にする必要があります。
解決方法
ユーザーは、以下の TCL スクリプトを編集して問題を回避できます。
- インテル Quartus Prime ソフトウェアのインストール・フォルダーにある interface.tcl を探します。
- ip\altera\alt_xcvr\altera_xcvr_native_phy\altera_xcvr_native_vi\tcl\interfaces.tcl
- TCL スクリプトで「proc ::altera_xcvr_native_vi::interfaces::elaborate_rx_control」を検索します。
- 以下のコーディングを編集および修正する
- set add_offset [expr 128 * $PROP_IFACE_SPLIT_INDEX] を修正して add_offset [expr 20 * $PROP_IFACE_SPLIT_INDEX] を設定する必要があります
この問題は、今後のバージョンのインテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションで修正インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション