記事 ID: 000073990 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/05/13

H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA IP で PMA と PCS ボンディング・モードが有効になっている場合、RX Core FIFO がいっぱいになるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • L タイル H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 17.1 の問題により、PMA および PCS ボンディング・モードが非 PCIe モードで有効になっている場合、H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA IP は誤ったrx_clkout周波数を出力する可能性があります。rx_clkout周波数が正しくないと、RX コア FIFO がフルになります。

    解決方法

    非 PCIe モードでは PMA のみのボンディングを使用します。この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。