付属のインテル® PAC N3000 RTL コードの RTL コーディング・エラーにより、1 つのポートが一時停止フレームを受信すると、すべてのポートが送信を一時停止します。 想定される動作は、一時停止フレームを受信したポートのみが送信を一時停止するためです。
この RTL コーディング・エラーを回避するには、SystemVerilog ファイル n3000_1_3_v1.5.7/Factory/hw/pac/eth_wrapper/rtl/eth_demux_logic.sv を変更してください。
差出人：
always_ff @(posedge clk または posedge rst) が始まる
if (rst) が始まる
i_avst.ready <= '0;
終わり
その他の場合は開始
i_avst.ready <= &wire_ready;
終わり
終わり
修正：
always_comb開始
case ({rg_i_avst_valid,rg_i_avst_channel})
100: wire_ready_o = wire_ready[0];
101: wire_ready_o = wire_ready[1];
110: wire_ready_o = wire_ready[2];
111: wire_ready_o = wire_ready[3];
デフォルト: wire_ready_o = 1'b1;
エンドケース
終わり
always_ff @(posedge clk または posedge rst) が始まる
if (rst) が始まる
i_avst.ready <= '0;
終わり
その他の場合は開始
i_avst.ready <= &wire_ready;
i_avst.ready <= wire_ready_o。
終わり
終わり
編集したファイルを保存し、画像FPGA N3000 を再構築します。
このコーディング・エラーは、今後の N3000 ソフトウェアのリリースで修正される予定です。