記事 ID: 000073982 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/09/04

FPGAにエクスポートするペリフェラルが有効になっている場合、HPS クロックがハンドオフ ファイルに反映されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、バージョン 19.4 以降では、プラットフォーム・デザイナーがハンドオフ・ファイルを正しく作成できません。

    この問題は、インテル Agilex 7 デバイスを含むデザインや、周辺機器を FPGA® ファブリックにエクスポートする場合に確認できます。

     

     

    解決方法

    この問題を回避するには、インテル® Quartus®・プラットフォーム・デザイナー・ツール内で HPS IP コンポーネントをインスタンス化し、以下の変更を適用します。

    1. ピン Mux および周辺機器 --> Advanced --> Advanced IP 配置 に移動し、HPS クロックを含む HPS IO を追加して、[選択の適用] をクリックします

                                                                                

    2. ピン Mux と周辺機器 --> Advanced --> Advanced FPGA 配置 にアクセスし、エクスポート・FPGA (例: SPI マスター) を追加して、[選択の適用] をクリックします。

                                                                        

    3. ピン Mux および周辺機器に戻り、高度な > --> 高度な IP 配置 を選択の適用 を再度クリックします

                                                                                

    * 上記の手順 3 は、適切なハンドオフ ファイルを作成し、周辺操作を行うために、ユーザーが [高度なFPGA配置] ページを変更するたびに実行する必要があります。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。