記事 ID: 000073969 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/05/01

インテル® Arria® 10 デバイス内部シリアル・ループバック・パスには、どのトランシーバー PMA ブロックが使用されていますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • トランシーバー・ネイティブ PHY インテル® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Arria® 10 トランシーバー内部シリアル・ループバック・パスには、イネーブルド時に可変ゲイン・アンプ (VGA) とディシジョン・フィードバック・イコライザー (DFE) が含まれます。TX VOD、TX プリエンファシス、RX コンティニュアス・タイム・リニア・イコライザー (CTLE)、RX DC ゲイン PMA ブロックは含まれていません。

    解決方法

    TX VOD、TX プリエンファシス、RX CTLE、RX DC ゲインの調整は、内部シリアル・ループバックを使用する際に CDR によって見られる信号には影響しません。イネーブルド時に RX VGA と RX DFE を調整すると、CDR によって見られる信号に影響します。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 SX SoC FPGA
    インテル® Arria® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。