記事 ID: 000073959 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー (175022): 接続要件を満たすためにHSSI_RSFEC_PLD_ADAPTを任意の場所に配置できませんでした。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 18.1.1 以前の問題により、インテル® Stratix®10 FPGA E タイル・デバイス・ファミリーには 6 つの RS-FEC ブロックがあり、各 RS-FEC ブロックは 4 チャネルを共有しています。AVMM2 RS-FEC データの処理に使用される E タイルには、合計 6 チャネル (RS-FEC ブロックごとに 1 チャネル) があります。これらのチャネルは 3、7、11、15、19 および 23 です。これらのチャネルのいずれかが IP 内の非 FEC モードでインスタンス化され、同じ RS-FEC ブロック内の他のチャネルが別の IP で RS-FEC でインスタンス化されている場合、フィッターエラーが発生します。

    解決方法

    現在、この問題の回避策はありません。この問題は今後のインテル® Quartus®リリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。