記事 ID: 000073948 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/10/19

インテル® Arria® 10 SoC デザインでメモリーエラーまたは ECC エラーが発生した HPS ブートエラーを確認する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • u-boot-socfpga

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションおよびプロ・エディションの問題により、インテル® Arria® 10 SoC 270 および 320 集積度デバイスで HPS ブート中にメモリーエラーが発生し、起動に失敗することがあります。

    ブートエラーと HPS UART 出力が表示される場合があります。

    • SDRAM ECC スクラブ中のデータストランピング / ハングアップ:

    DDRCAL: ECC RAM のスクラブ (1024 MiB)。
    こちら#Reboot#

    • SDRAM サイズ・チェック・エラー:

    DDR: SDRAM サイズのサニティーチェックの実行
    DDR: SDRAM サイズチェックに失敗しました!
    ### ERROR ### ボードをリセットしてください###

    • 外部フラッシュからセカンドステージ・ブートローダーをロードする際にハングアップする

    SPI から起動しようとしています
    こちら#Reboot#

    • 外部フラッシュからセカンドステージ・ブートローダーをロードする際の SDRAM ECC ダブルビット・エラー
       
    解決方法

    この問題を回避するために、you-boot-socfpga v2020.04 用のパッチが利用可能です。パッチをダウンロードし、以下の手順に従ってください。

    1. 更新 to you-boot-socfpga v2020.04 は以下から入手可能です。 https://github.com/altera-opensource/u-boot-socfpga
      • アップデートされたフローについては、u-boot-socfpga ツリーにある doc/README.socfpga を参照して、インテル® Quartus® Prime ソフトウェア・デザインのハンドオフ情報を u-boot にインポートします。
    2. パッチ 0001-PATCH-spl-socfpga-Enable-double-peripheral-RBF-confi.patch を適用します。
    3. 通常通り u-boot-socfpga を構築します。

     

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。