HPS ブート・ファースト・モードでフェーズ 2 ビットストリームを構成する際、インテル® Stratix®10 SX デバイスの HPS でFPGA構成が失敗する原因は何ですか?

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.3 の問題により、HPS ブートファーストモードの一部である HPS からのフェーズ 2 ビットストリーム core.rbf コンフィグレーションは、インテル Stratix® 10 SX デバイスを対象とするデザインでは失敗する可能性があります。

以下のエラーが表示される場合があります。

fpga_manager FPGA0: FPGAに画像データを書き込む際のエラー
FPGA イメージの読み込みに失敗しました
OF: オーバーレイ: of_overlay_create: プリアプライト・トシニック失敗 (err=-110)
create_overlay: オーバーレイの作成に失敗 (err=-110)

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.2 以降で修正されています。

この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.1/21.2/21.3/21.4/22.1/22.2/22.3 用の最新のデバイス・マネージャー・ファームウェアをダウンロードしてインストールします。

デバイス・マネージャーのファームウェアの最新バージョンは、次のリンクから入手できます。

インテル® Agilex™ およびインテル® Stratix®® 10 デバイス 用の最新デバイス・ファームウェアは何ですか?