記事 ID: 000073918 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ホスト CPU が PCIe* 経由でフルチップ・リコンフィグレーションをトリガーした場合、またはインテル® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 で cvP for インテル® Stratix® 10 デバイスインテル® Quartus®使用する際に問題がありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 の Avalon® -MM インテル® Stratix® 10 PCI Express® IP コアに問題があるため、以下の問題が発生する可能性があります。

1. CvP (Configuration via Protocol) デザインのコア構成後は PCIe の BA にはアクセスできません。

2. ホスト CPU が PCIe 上でリモート・システム・アップデート (RSU) などのフルチップ・リコンフィグレーションをトリガーすると、ホストシステムがハングアップして自動的に再起動します。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降で修正されています。

また、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 用の以下のパッチをインストールすることもできます。

quartus-20.3-0.28-readme.txt

quartus-20.3-0.28-linux.run

quartus-20.3-0.28-windows.exe

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。